

Esame di Elettronica dei Sistemi Digitali

Prof. Roberto Passerone, Ing. Leonardo Gasparini

9 giugno 2014

Si svolga a scelta uno dei quesiti di carattere teorico delle Sezioni 1 e 2, e si realizzi quindi il progetto indicato nella Sezione 3.

1 Corse critiche

Si descriva il problema delle corse critiche nei circuiti sequenziali. In particolare:

- Si esponga il problema delle corse sugli stati per i circuiti asincroni. Si discuta un esempio. Si indichi il motivo per cui i circuiti sincroni ne sono sostanzialmente esenti
- Si discuta come evitare il problema tramite la codifica degli stati, ampliando l'esempio del punto precedente. Si discuta quando è necessario introdurre nuovi stati.
- Si esponga il problema degli ingressi asincroni (corse sugli ingressi) nei circuiti sincroni. Si discuta un esempio.
- Si discuta come evitare il problema tramite la codifica degli stati, ampliando l'esempio del punto precedente.

2 Il linguaggio VHDL

Senza farne la storia, si descriva l'uso odierno del linguaggio VHDL e come si inserisce nel flusso di progetto. Si descriva in particolare:

- La struttura generale del codice, con particolare riferimento ai concetti di entità ed architettura e la loro funzione all'interno della specifica.
- Lo stile di descrizione dataflow, e come avviene la valutazione degli statement concorrenti (si descriva chiaramente quando viene valutata un'espressione e quando viene assegnato il valore). Si mostri un esempio di come la valutazione sia indipendente dall'ordine in cui le equazioni sono scritte nella specifica.
- Lo stile di descrizione strutturale, mostrando un breve esempio di istanziamento.
- Lo stile di descrizione procedurale, ponendo attenzione a descrivere il ruolo della sensitivity list, e descrivendo come avviene la valutazione degli statement sequenziali. In particolare, si discuta quando vengono assegnati i valori ai segnali ed alle variabili.

3 Monitoraggio di un generatore di sequenze di bit casuali

Si vuole monitorare l'efficienza di un generatore di sequenze casuali di bit. A tal scopo, occorre contare le ripetizioni dei bit, ossia il numero di volte che uno stesso bit si presenta due volte in istanti successivi, o si presenta due volte, intervallato da un altro bit. Il conteggio di questi eventi deve essere eseguito, a richiesta, almeno per un periodo di tempo prefissato fino alla ricezione di due bit identici. Terminato il conteggio, occorre fornire un segnale di attenzione (*warning*) sulla base di una specifica funzione dei conteggi.

Per semplificare il progetto, ci concentriamo solamente sul contare le ripetizioni degli '1'. In questo caso, il termine del conteggio è individuato dallo scadere del tempo, e dalla ricezione di due '0' consecutivi. Un possibile schema di implementazione è mostrato in Figura 1 ed è composto da:

- un generatore di numeri casuali sincrono con il clock, che genera un bit random ad ogni colpo di clock;
- un contatore **CNT0**, che utilizzeremo per contare eventi del tipo '1' → '1' (due '1' consecutivi), dotato di reset asincrono *RST* e segnale di abilitazione *EN0*;
- un contatore **CNT1**, che utilizzeremo per contare eventi del tipo '1' → ('0'/'1') → '1' (due '1', intervallati da un bit che può essere '0' oppure '1'), dotato di reset asincrono *RST* e segnale di abilitazione *EN1*;
- un timer **TMR** che definisce il periodo di tempo durante il quale effettuare il conteggio; il timer è implementato come contatore modulo 8 ed è dotato di reset asincrono *RST*; esso viene incrementato ad ogni colpo di clock fino al raggiungimento del suo valore limite (da 0 a 7); a questo punto si ferma ed abilita in uscita il segnale di terminal count *TC*;
- un blocco combinatorio di valutazione **PROC** che riceve in ingresso i conteggi dei contatori e fornisce in uscita un valore binario *EVAL* che segnala l'imparzialità dei dati generati ('0' = dati ok; '1' = dati corrotti);
- una macchina a stati **MSF** che controlla il sistema, e segnala all'esterno la presenza di un problema abilitando l'uscita *WARNING*.

Il funzionamento è il seguente:

Il sistema attende un segnale di start proveniente dall'esterno (alto per un solo colpo di clock), e quindi osserva il flusso di bit random provenienti dal generatore casuale. La **MSF** dovrà incrementare il contatore **CNT0** ogni qualvolta rileva due '1' consecutivi, rendendo attivo il segnale di abilitazione *EN0*. Analogamente, incrementa il contatore **CNT1** in corrispondenza di due '1' intervallati da un altro bit (sia esso '1' o '0'), tramite il segnale *EN1*.

Si noti che per una sequenza del tipo '1' → '1' → '1' occorre incrementare due volte **CNT0** (perché i due '1' consecutivi hanno luogo due volte) ed una volta **CNT1**. In altre parole, le sequenze possono sovrapporsi.¹

L'operazione di monitoraggio deve durare dal momento della ricezione del segnale di start, per un tempo minimo fissato dal timer e terminare solo quando gli ultimi due bit ricevuti sono entrambi pari a '0'. All'inizio delle operazioni occorre quindi resettare i contatori ed il timer.

Al termine del conteggio, la macchina a stati guarda il valore *EVAL*, e, se attivo, attiva a sua volta il segnale *WARNING* per un ciclo di clock. A questo punto si pone nuovamente in attesa di un segnale di start.

¹Quindi, per esempio, per quattro '1' consecutivi occorre incrementare 3 volte **CNT0** e due volte **CNT1**.




Figure 1: Schema del circuito

Si consiglia di utilizzare una macchina a stati con uscite condizionate (macchina di Mealy) al fine di limitare il numero degli stati. La macchina a stati **MSF** riceve in ingresso i segnali *START*, *DATO IN*, *TC* ed *EVAL*. In uscita, deve generare i segnali di controllo dei contatori e del timer (*EN0*, *EN1* e *RST*) ed il segnale di *WARNING*.

Si richiede di:

- Progettare la macchina a stati finiti mostrando e commentando a parole il diagramma degli stati (si supponga che all'accensione lo stato della macchina sia noto e si indichi quale).
- Completare il digramma temporale mostrato in Figura 2.
- Si sviluppi il codice VHDL del blocco di valutazione **PROC**, supponendo che debba realizzare la seguente operazione: *EVAL* è attivo se $CNT0 < CNT1 \times 3/4$. Si supponga di non avere a disposizione blocchi moltiplicatori né divisori, ma solo di shift, somma e comparazione.

NOME e MATRICOLA: _____




Figure 2: Diagramma temporale